310 pages - May 2023
ISBN papier : 1
ISBN ebook : 1

Code ERC :

PE6 Computer Science and Informatics
PE6_1 Computer architecture, pervasive computing, ubiquitous computing
PE6_10 Web and information systems, database systems, information retrieval and digital libraries, data fusion
PE7 Systems and Communication Engineering
PE7_2 Electrical engineering: power components and/or systems

Clear

– Paperback:
Free delivery for any order placed directly through the ISTE Group website istegroup.com
Delivery time: approximately two weeks
Deliveries only within metropolitan France, Belgium, Switzerland and Luxembourg
Printed in color
An ebook version is provided free with every hardcopy ordered through our website
It will be sent after the order is completed
Offer not applicable to bookshops

– Ebook:
Prices reserved for private individuals
Licenses for institutions: contact us
Our ebooks are in PDF format (readable on any device)

Sorry, this entry is only available in French.

Partie 1. MPSoC pour les télécoms
Partie 2. Architectures MPSoC spécifiques à l’application
Partie 3. Exemples d’architectures et d’outils pour MPSoC

Liliana Andrade

Liliana Andrade est maître de conférences au Laboratoire TIMA à l’Université Grenoble Alpes en France. Ses intérêts de recherche concernent la modélisation et validation, au niveau système, de systèmes sur puce et l’accélération de la simulation de systèmes hétérogènes.

Frédéric Rousseau

Frédéric Rousseau est professeur au Laboratoire TIMA à l’Université Grenoble Alpes en France. Ses recherches portent sur la conception et l’architecture de systèmes multiprocesseurs sur puce, le prototypage de systèmes matériels/logiciels et les architectures reconfigurables pour les systèmes embarqués.

Chapitre 1

Exigences matérielles pour les communications sans fil 6G (pages : 19-51)

Ce chapitre présente les systèmes multiprocesseur sur puce hétérogènes comme la solution matérielle idéale pour le support des communications sans fil 6G. Une analyse complète des opérations de calcul du traitement de bande de base de la 5G et au-delà, ainsi que leurs exigences et spécifications sont détaillées.


Chapitre 2

Vers un traitement en bande de base des communications sans fil de l’ordre du Tbit/s (pages : 53-67)

Ce chapitre est consacré au codage de canal, qui constitue une source majeure de complexité dans le traitement numérique en bande de base. Il met en évidence les défis de la mise en œuvre des techniques de codage de canal avancées (turbo codes, codes LDPC et polaires) pour des exigences de débit au-delà de la 5G, approchant le 1 Tbit/s.


Chapitre 3

Automatisation pour l’industrie 4.0 avec des passerelles LoRaWan sécurisées (pages : 71-93)

Dans un écosystème IoT industriel (IIoT), la sécurité de la passerelle IoT et des dispositifs de nœuds périphériques connectés, représente l’aspect clé permettant d’assurer la protection du cycle de production et la disponibilité des services. Ce chapitre présente les concepts nécessaires pour mettre en œuvre une architecture permettant une sécurité et une sûreté complète de l’IIoT dans un environnement LoRaWAN.


Chapitre 4

Accélération matérielle du stockage NVMe distribué et virtualisé (pages : 95-123)

Actuellement le temps consacré à la virtualisation du stockage et à sa gestion par des opérations d’E/S est devenu plus important que la latence matérielle de la Flash NVMe. Ce chapitre présente un chemin d’E/S assisté par des FPGA permettant de réduire les surcoûts de gestion et de piloter l’accès à la mémoire à des vitesses de 100 Gbps.


Chapitre 5

Plate-forme modulaire pour un environnement informatique de l’automobile du futur (pages : 125-157)

Ce chapitre introduit une plate-forme matérielle opérant en temps réel et répondant aux défis de conception des architectures électriques et électroniques des véhicules intelligents de l’avenir. Grâce à la conception intégrée, et en se servant de logiciels et d’outils embarqués, les auteurs montrent la cohabitation efficace entre les applications à faible criticité et le logiciel opérationnel critique de la voiture.


Chapitre 6

Architecture de serveur pour un centre de données post-Moore (pages : 159-172)

L’émergence des centres de données est une réponse au changement de paradigme informatique vers l’informatique en nuage. Ce chapitre présente les approches récentes et prometteuses de la nouvelle conception logicielle/matérielle des serveurs des centres de données du futur, permettant d’intégrer l’hétérogénéité dans le silicium et facilitant la mise à l’échelle de plate-formes avec les matrices de réseau émergentes.


Chapitre 7

SESAM, un environnement global pour le prototypage de systèmes cyberphysiques (pages : 175-197)

Ce chapitre présente SESAM, une plate-forme complète pour le prototypage de systèmes cyberphysiques modernes. SESAM accélère et facilite le prototypage par l’adoption d’une approche hybride, composée de sous-systèmes provenant de divers domaines et niveaux d’abstraction. Il introduit également un ensemble d’outils de vérification aidant à l’évaluation de la fiabilité et la consommation d’énergie des systèmes.


Chapitre 8

StaccatoLab, un modèle de calcul des flots de données à grande échelle (pages : 199-233)

Le calcul parallèle à grande échelle consiste à organiser des millions d’opérations arithmétiques en parallèle, à chaque cycle d’horloge. Dans ce chapitre, StaccatoLab est présenté comme un langage qu’intègre un modèle d’exécution de flot de données conçu pour un parallélisme efficace à grande échelle. Il supporte l’analyse quantitative des programmes et permet leur conception pour des objectifs de débit prédéfinis.


Chapitre 9

Caméras intelligentes et MPSoC (pages : 235-250)

Ce chapitre examine le développement des MPSoC pour les applications vidéo et la vision par ordinateur. Considérant que les algorithmes de vision par ordinateur ont évolué, leur développement a accompagné celui des architectures pour permettre une exécution efficace des noyaux de calcul et coupler plusieurs unités parallèles afin de mettre en œuvre des pipelines de vision complexes.


Chapitre 10

Compilation et optimisation pour plates-formes multicoeurs hétérogènes (pages : 251-288)

Ce chapitre aborde les défis et enjeux associés aux techniques de compilation et d’optimisation pour les systèmes de calcul hétérogènes et multicœurs pour l’embarqué. Les auteurs appliquent une approche systématique permettant la modélisation d’applications, la compilation source à source, la construction d’une infrastructure de compilateur flexible et la distribution de logiciels pour les architectures multicœurs d’un point de vue pratique.