

Introduction

Les défaillances induites par des décharges électrostatiques constituent encore un pourcentage important des retours clients des composants électroniques. Dans certaines applications comme celles de l'automobile, ce pourcentage peut être proche de 20 %. Dans ce chapitre, nous allons tout d'abord introduire ce qu'est un événement de décharge électrostatique en expliquant leur origine. Ensuite, nous décrirons leur impact sur la fiabilité et la robustesse des circuits intégrés et des systèmes électroniques. Enfin, nous aborderons les précautions qui doivent être prises pour minimiser les risques de défaillance pendant la fabrication et l'assemblage de ces composants en mettant en œuvre des zones protégées vis-à-vis de ces perturbations.

1.1. Origine des décharges électrostatiques

Une décharge électrostatique (ESD en anglais pour *electrostatic discharge*) est le résultat d'un transfert rapide et à forte intensité de charges entre deux objets ayant des potentiels électrostatiques différents [GRE 91]. Ce phénomène de décharge est assez courant. Le plus spectaculaire est celui de la foudre qui se produit suite à l'accumulation d'électricité statique entre des nuages d'orage, ou entre un tel nuage et la terre. La différence de potentiel électrique entre les deux points peut atteindre 10 à 20 millions de volts et produit un plasma lors de la décharge, causant une expansion explosive de l'air par dégagement de chaleur. En se dissipant, ce plasma crée un éclair de lumière et le tonnerre.

À une bien plus petite échelle, une personne est électriquement chargée et déchargée plusieurs fois par jour. Par exemple, la marche sur une moquette synthétique induit l'accumulation d'électrons sur votre corps, et vous pouvez recevoir un choc électrique – la décharge – au moment où vous touchez une poignée de porte métallique. Ce petit choc libère l'électricité statique accumulée. Ce phénomène physique, appelé

triboélectricité, est dû à un déséquilibre initial de charges entre deux corps [VIN 98]. L'être humain commence à ressentir les décharges lorsque sa tension de charge est d'environ 3,4 kV. À partir de 15 kV, la décharge commence à être douloureuse.

Il existe d'autres générations de déséquilibre de charges comme la génération par induction, ou encore le contact avec des objets préalablement chargés [VIN 98].

Les différents mécanismes de décharge associés engendrent des tensions électrostatiques importantes, de courtes durées ainsi que de forts courants. Plusieurs études ont montré que la forme d'onde de ces décharges dépendait des caractéristiques de la source et des circuits de décharge (surface de contact entre les deux objets), mais aussi d'autres paramètres (humidité relative de l'air, vitesse d'approche du corps chargé) [GRE 02].

Le tableau I.1 donne quelques exemples de génération de charges électrostatiques par triboélectricité et montre l'impact important de l'humidité de l'air sur le niveau de cette décharge.

Activités génératrices d'électricité statique	Tension électrostatique (kV)	
	10 % humidité relative	55 % humidité relative
Marche sur une moquette synthétique	35	7,5
Marche sur un sol en vinyle	12	3
Saisie d'un circuit intégré d'un tube en plastique	2	0,4
Retrait d'une carte électronique d'un sac à bulle	26	7

Tableau I.1. Exemples d'activités génératrices d'électricité statique et impact de l'humidité de l'air sur le niveau de tension électrostatique associé

Les décharges électrostatiques font partie de la famille des surcharges électriques (EOS en anglais pour *electrical overstress*). Une EOS est définie comme l'exposition d'un composant ou système à un niveau de courant ou de tension au-delà de ses spécifications maximales. Généralement, cela implique un stress par surtension dont les conditions sont de faible amplitude (5-10 V), de longue durée (1 μ s à 10 ms), et de courant modéré (100 mA à 1 A). L'énergie résultante peut être de plusieurs ordres de grandeur supérieure à celle d'un stress ESD et peut causer des dommages étendus dans l'oxyde, le métal et/ou le silicium.

L'ESD correspond à un transfert de charges électrostatiques entre des objets ou des surfaces ayant des potentiels électrostatiques différents. C'est un événement de haute tension (1 kV-10 kV), de fort courant (1-10 A) et de courte durée (1 ns à 100 ns). L'énergie d'un stress ESD est de l'ordre de quelques microjoules, ce qui peut induire des modes de défaillance par fusion locale du silicium et/ou claquage des oxydes de grille.




Figure I.1. Graphe illustrant les gammes d'énergie et de fréquences des différents événements EOS (electrical overstress). Les acronymes TLU et LU correspondent à transient latch-up et latch-up, respectivement, CEM à compatibilité électromagnétique

Le graphe de la figure I.1 illustre la diversité des événements EOS en termes d'énergie associée et de fréquences. Les ESD constituent les événements les plus rapides (~ GHz) et de plus faible énergie. Viennent ensuite les événements de *latch-up* qui correspondent au déclenchement du thyristor parasite de la technologie CMOS en statique (LU) ou en dynamique (TLU). Sur ce graphe, nous avons également reporté les perturbations électromagnétiques (CEM) conduites. Il s'agit d'un signal électrique fréquentiel indésirable venant se superposer au signal utile. Ce signal parasite peut dégrader le fonctionnement d'un équipement. Les sources des émissions électromagnétiques peuvent être d'origine naturelle, artificielle, intentionnelles ou non intentionnelles. Les perturbations indiquées sur ce graphe sont de basses et moyennes fréquences pour une plage de fréquences inférieures à 5 MHz, et se propagent

essentiellement sous forme conduite par les câbles. Leur durée peut être de quelques dizaines de ms. Leur énergie conduite est importante et par conséquent, en plus du dysfonctionnement, il peut y avoir un risque de destruction du matériel.

I.2. Impact sur l'électronique

Les problèmes de défaillance catastrophiques induits par des décharges électrostatiques (ESD) n'ont commencé à être sérieusement pris en compte qu'avec l'avènement des technologies microélectroniques et la large diffusion de leurs applications dans notre vie quotidienne. C'est plus particulièrement avec l'invention du transistor MOS (*metal oxide semiconductor*) et les développements technologiques associés que la sensibilité de ces composants aux ESD, notamment de sa grille, s'est révélée : certains composants pouvaient être détruits lors d'un transitoire ESD ayant une tension aussi faible que 10 V. Dans les années 1970, les pannes de composants et de systèmes électroniques induites par ces phénomènes ESD ont commencé à croître de manière exponentielle. C'est à ce moment-là que les militaires ont commencé à développer des normes pour le test de l'immunité aux ESD des produits électroniques. La plus ancienne est la MIL-STD-883E Method 3015.7 [MIL 89] qui définit les tests vis-à-vis de la décharge induite par un corps humain.




Figure I.2. Simulation physique 2D d'une structure de protection ESD basée sur un transistor bipolaire NPN. Sur les différentes coupes sont représentés la densité de courant (a), le champ électrique (c), le taux de génération de porteurs par impact (b) et la température (d) [TRE 04a].

Ces décharges électrostatiques peuvent se produire tout au long de la vie d'un composant électronique, depuis sa fabrication, son montage sur une carte électronique et enfin au cours de son utilisation dans une application. Elles mettent en jeu de fortes densités de courant ($> 10^5 \text{ A/cm}^2$) et des champs électriques très intenses ($> 10^5 \text{ V/cm}$) pouvant induire des défaillances. Ces densités de courant sont directement dissipées par la puce en silicium. Cette dissipation de puissance s'effectue dans de faibles volumes et a pour conséquence une augmentation localisée de la température pouvant entraîner des dommages thermiques allant jusqu'à la fusion du matériau. La figure I.2 qui présente les résultats d'une simulation physique d'une structure de protection ESD lors d'une décharge, illustre bien les conditions extrêmes dans lesquelles ces structures de protection doivent fonctionner.




Figure I.3. Les différents types de défaillances induites par une décharge électrostatique. Point chaud au niveau d'une jonction en inverse induisant une fusion localisée (a), migration du métal dans le silicium sous l'effet de fortes densités de courant (a), fusion localisée du métal (b), microfilament dans un oxyde de grille sous l'effet de forts champs électriques (c). Les forts champs électriques vont générer dans les oxydes des pièges qui par accumulation vont à terme générer un chemin de percolation et un microfilament (d).

Les défauts générés par une décharge électrostatique sont généralement caractérisés par une taille limitée ($\leq 10 \mu\text{m}$) sauf pour les stress au niveau système qui peuvent avoir des tailles plus étendues. La figure I.3 illustre les différents types de défauts que l'on va rencontrer suivant leur origine. En présence d'un fort champ électrique au niveau d'une jonction en inverse, il pourra y avoir formation d'un point chaud qui peut atteindre dans certaines conditions extrêmes la température de fusion du silicium ($1\,414\text{ }^\circ\text{C}$) et entraîner localement la dégradation de la jonction en augmentant son courant de fuite voire induire un court-circuit franc (a). Les fortes densités de courant dans les métallisations comme l'aluminium (point de fusion à $660\text{ }^\circ\text{C}$) peuvent induire un circuit ouvert (b) ou la migration du métal dans le silicium au niveau des contacts (a) qui, en présence de jonctions minces, peut conduire à une augmentation du courant de fuite ou à un court-circuit.




Figure I.4. Exemples de défauts induits par une décharge électrostatique. (a) Claquage d'oxyde de grille, (b) filamentation dans le silicium, (c) fusion aux deux extrémités d'une résistance en polysilicium. Source : photographies issues de [ANA 10]

Les champs électriques intenses, générés par les ESD, induisent des fortes tensions aux bornes des circuits. Dans le cas des technologies MOS, cette forte tension peut apparaître aux bornes d'un diélectrique comme l'oxyde de grille d'un transistor MOS. Un dépassement de la tension de claquage de l'oxyde entraîne sa rupture et crée une défaillance irréversible en créant un microfilament par échauffement thermique (c). Typiquement, les oxydes de grille peuvent supporter des champs électriques de 6 à 10 MV/cm avant claquage. Avant claquage, ces forts champs électriques vont générer des pièges qui dans un premier temps vont induire une dérive de la tension de seuil du composant et à terme, par accumulation former un chemin de conduction par percolation (d).

La figure I.4 présente quelques exemples de défauts générés par différents types de décharge électrostatique.

L'évolution des technologies de la microélectronique selon la fameuse loi de Moore [MOO 65] a résulté en une forte diminution de la taille des transistors vers les échelles nanométriques afin d'augmenter à la fois la densité d'intégration et les performances. Les nouveaux procédés de fabrication comme les oxydes de grille ultraminces à base de diélectriques à forte permittivité (HfO_2 , par exemple), les jonctions peu profondes, les drains fortement dopés, les siliciures, l'utilisation de nouveaux matériaux pour les interconnexions (cuivre au lieu de l'aluminium) rendent les circuits plus sensibles aux ESD. L'énergie d'une décharge se trouve dissipée dans des volumes de plus en plus réduits. La finesse des oxydes de grille implique une tension de claquage moins importante. Les interconnexions sont plus fines, la dissipation d'énergie est moins efficace. Les défaillances des circuits surviennent donc pour des niveaux de tension statique de plus en plus faibles comme l'illustre le tableau I.2 issu des prévisions de l'International Technology Roadmap for Semiconductors [ITR 05].

Année	2004	2007	2010	2013	2014	2016	2018	2020
Nœud technologique	90 nm	65 nm	45 nm	32 nm	28 nm	22 nm	18 nm	14 nm
Charge statique max. (nC)	1	0,5	0,25	0,125	0,10	0,06	0,04	0,025
Tension statique max. (V)	100	50	25	12,5	10	6	4	2,5

Tableau I.2. Évolution des performances de tenue aux charges statiques des nœuds technologiques CMOS selon l'ITRS 2005 [ITR 05]. La tension est calculée pour un composant ayant une capacité équivalente de 10 pF

I.3. Zone ESD protégée ou zone EPA

Afin de s'assurer que les manipulations sur des composants électroniques, leur assemblage et leur montage sur des cartes électroniques et dans des équipements soient menés en toute sécurité au regard des phénomènes ESD, la plupart des industriels ont mis en place des zones protégées vis-à-vis des ESD : les EPA (en anglais, ESD *protected area*). Dans cette zone EPA, l'objectif consiste à minimiser la génération et l'accumulation de charges statiques.

Pour implémenter une zone EPA, différentes mesures peuvent être mises en œuvre pour définir un environnement sûr du point de vue des phénomènes ESD. Pour qu'elles soient efficaces aussi bien en termes de coût que de performances, elles combineront plusieurs techniques de prévention, accompagnées d'une méthodologie de travail précise.

Dans une zone EPA, la possibilité de génération d'événements ESD doit être minimisée, et si malgré ces précautions, un événement ESD se produit, la charge associée devra être dissipée rapidement sans être déchargée au travers d'un composant électronique.

Ces différentes mesures peuvent être divisées en plusieurs catégories.

– **Contrôle de l'environnement** : un des éléments clés pour limiter la génération de charges statiques concerne le revêtement de sol de la salle de travail. Il doit absolument être dissipatif vis-à-vis des charges statiques. Ce revêtement doit avoir une résistance inférieure à 10^9 ohms mais ne peut pas être totalement conducteur pour des raisons de sécurité des personnes. À cela s'ajoute un contrôle de l'air ambiant à l'aide d'humidificateurs et d'ioniseurs d'air.

– **Utilisation de produits antistatiques** : il y a maintenant de nombreux produits utilisés pour la manipulation de composants électroniques qui ont été rendus antistatiques. On peut citer : les emballages antistatiques, les baguettes de conditionnement de circuits intégrés dissipatives ou tout autre matériau d'emballage.

– **Plan de travail et accessoires auxiliaires antistatiques** : le plan de travail doit être dissipatif et comporter des bracelets et des chaises antistatiques de façon à s'assurer que l'opérateur est toujours mis à la masse (au travers d'une résistance dissipative de forte valeur pour des raisons de sécurité).

– **Outils conformes ESD** : un autre point important concerne l'ensemble des outils utilisés lors de la manipulation des composants. Les outils, et en particulier les fers à souder, peuvent facilement transférer des charges à un composant électronique, de par les éléments métalliques mis en jeu qui fournissent un chemin de faible impédance pouvant générer de forts niveaux de courant et ainsi induire la destruction du composant. Il est capital de s'assurer de la qualité des masses des équipements utilisés et de leur bonne connexion à la terre.

– **Vêtements antistatiques** : les vêtements actuels comportent de plus en plus de fibres synthétiques susceptibles de générer de grandes quantités de charges statiques. Il est donc important d'utiliser des vêtements antistatiques :

- blouse antistatique portée par-dessus ses propres vêtements ;

- chaussures antistatiques, couvre-chaussure antistatique ou utilisation de talonnettes ESD (ayant le même rôle que le bracelet antistatique) sur ses propres chaussures.

– **Stockage et transport** : il est très rare qu'un composant soit assemblé dans l'usine où il est fabriqué. Il est alors nécessaire de le stocker en employant les mêmes mesures que celles adoptées pour les zones de travail en utilisant des matériaux dissipatifs :

- pochettes antistatiques ;

- étagères et armoires de stockage conformes ESD.

– **Exclusion de tout matériau générateur de charges statiques** : polystyrène, papier à bulles, verres en plastique ou tout autre objet en plastique, etc.




Figure I.5. Principales mesures de protection mises en œuvre à différents stades de fabrication, du circuit intégré à l'équipement électronique.
La zone EPA est limitée au carré en traits verts pointillés

Il est essentiel pour tout industriel fournisseur de composants (circuits intégrés ou cartes électroniques) ou réparateur d'équipements électroniques de disposer d'une zone EPA pour se protéger des effets des ESD qui peuvent détruire immédiatement

des composants ou générer des défauts latents. Comme le composant pendant son utilisation ne sera plus en zone EPA, il est également indispensable de mettre en place des protections spécifiques dont nous parlerons dans les chapitres suivants. Nous résumons dans la figure I.5 les mesures principales qui sont généralement prises selon le stade de fabrication, du circuit intégré jusqu'à l'équipement électronique.

I.4. Conclusion

Les décharges électrostatiques ou ESD constituent encore un défi pour la fiabilité et la robustesse des composants électroniques en partie dû à l'évolution rapide des technologies vers des dimensions nanométriques et l'apparition d'un nouveau nœud technologique tous les dix-huit mois. Pour pallier les risques de défaillance pendant la fabrication et l'assemblage des composants, une première mesure consiste à mettre en place des zones protégées vis-à-vis des ESD. Ces mesures qui consistent à contrôler l'environnement et à mettre en place des pratiques de manipulation précises (port de bracelets antistatiques, etc.) ne sont pas suffisantes et il est également nécessaire de développer des protections électroniques spécifiques que nous présenterons dans les chapitres suivants.

Avant de présenter ces protections, nous allons tout d'abord détailler dans le prochain chapitre les différentes méthodes de test et de qualification de la robustesse ESD d'un composant.